기술검색

기술 내용

전자회로를 위한 리셋 신호를 발생시키는 리셋회로에 있어서, (a) 입력되는 클럭의 상태변화를 계수한 결과를 기초로 제1 출력 노드에 리셋 신호를 활성화 하는 제1 리셋회로와, 제1 리셋회로는 전원이 인가된 후 입력된 클럭의 상태변화를 계수한 것이 소정의 수에 도달하면 제1 출력 노드에 리셋 신호를 활성화하고, 제1 출력 노드에 리셋 신호가 활성화된 후 입력된 클럭의 상태변화를 계수한 것이 다른 소정의 수에 도달하면 제1 출력 노드에 리셋 신호를 비활성화하고; 그리고 (b) 전자회로와 연결된 리셋 출력 노드를 포함하고, 리셋 출력 노드로 제1 출력 노드의 리셋 신호를 출력하는 출력 처리부를 포함하는 리셋회로