기술검색

기술 내용

본 발명은 임베디드 시스템에서 효율적인 DSP/FPGA 분산설계 방법을 사용하여 DSP에서의 영상압축 연산량을 FPGA로 분산시켜 영상 압축 속도를 증가시키는 DSP와 FPGA를 이용한 JPEG2000 압축 설계 방법 및 장치에 관한 것으로, (a) PC로부터 PCI(Peripheral Component Interconnect)나 JTAG(Joint Test Action Group)을 통해 DSP로 raw 디지털 영상 데이터를 전송받거나, 외부 카메라로부터 NTSC 영상을 비디오 디코더를 통해 생성된 raw 디지털 영상 데이타(raw video data, YUV422)를 FPGA(Field Programmable Gate Array)와 제1 FIFO를 통해 DSP로 입력받아 메모리(SDRAM)에 저장하는 단계; (b) DSP가 raw 디지털 영상 데이타를 입력받은 후, JPEG2000 영상 압축복원을 처리하며, DSP로부터 제2 FIFO를 통해 FPGA로 MQ-코더를 실행하기 위한 이진 산술 데이타를 제공하고, 상기 FPGA의 MQ-코더로부터 DSP의 외부 메모리 인터페이스인 버퍼를 통해 MQ-코더의 처리 데이타를 DSP로 수신하여 영상 데이타의 압축 및 복원하며, 영상 데이터를 DSP와 FPGA로 나누어져 병렬 처리되는 단계; 및 (c) DSP로부터 제2 FIFO를 통해 FPGA로 MQ-코더를 실행하기 위한 이진 산술 데이타를 수신한 후, FPGA가 컨텍스트 기반 적응적 이진 산술 MQ-코더(Context-based adaptive binary arithmetic MQ-coder)를 사용하여 이진산술 연산처리하고 처리 데이타를 메모리(SRAM)에 저장하며, 버퍼를 통해 MQ-코더의 처리 데이타를 상기 DSP로 제공하는 단계; 및 (d) DSP와 FPGA의 병렬처리로 JPEG2000 알고리즘에 의해 영상이 압축된 후, JPEG2000 압축/복원 처리된 영상데이타를 메모리(SDRAM)로 저장하고, 이 압축된 영상들을 PCI를 통해 PC로 전송되거나, 제2 FIFO, FPGA, 비디오 인코더를 거쳐 NTSC 영상신호를 컴퓨터의 모니터로 출력하는 단계를 포함한다. 이에 따라, 개발된 FPGA의 MQ-코더는 일차적으로 JBIG2 테스트 벡터를 사용하여 성능을 검증하였고 최종적으로 실제 Lena 영상을 사용하여 성능을 검증하였다. 시뮬레이션 결과 소프트웨어 코더로만 구현한 것 보다 크게 압축시간을 단축하였음을 확인하였다.